삼성 ‘한계는 없다’… 이번엔 ‘3차원 12단’ 반도체 패키징 개발
2019.10.07 18:49
수정 : 2019.10.07 18:49기사원문
삼성전자는 업계 최초로 '12단 3차원 실리콘 관통전극(3D-TSV)' 기술을 개발했다고 7일 밝혔다.
12단 3D-TSV는 기존 금선(와이어)을 이용해 칩을 연결하는 대신 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1수준으로 미세한 전자 이동 통로(TSV) 6만개를 만들어 오차 없이 연결하는 첨단 패키징 기술이다.
이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난이도가 높은 기술이라는 게 회사 측의 설명이다.
이에 따라 3D-TSV는 기존 와이어 본딩 기술보다 칩들 간 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있는 점이 특징이다.
삼성전자는 이번 첨단 패키징 기술 개발로 기존 8단 적층 HBM2 제품과 동일한 패키지 두께(720㎛, 업계 표준)를 유지하면서도 12개의 D램 칩을 적층해 고객사들이 별도의 시스템 디자인 변경 없이 보다 높은 성능의 차세대 고용량 제품을 출시할 수 있게 됐다고 설명했다.
또 고대역폭 메모리에 12단 3D-TSV 기술을 적용해 기존 8단에서 12단으로 높임으로써 용량을 1.5배 증가시킬 수 있다. 이 기술에 최신 16기가비트(Gb) D램 칩을 적용하면 업계 최대 용량인 24기가바이트(GB) 고대역폭 메모리(HBM) 제품도 구현할 수 있다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다. 삼성전자 측은 고객 수요에 맞춰 12단 3D-TSV 기술을 적용한 고용량 HBM 제품을 적기에 공급해 프리미엄 반도체 시장을 지속 선도해 나갈 계획이라고 설명했다.
최근 삼성전자는 패키징 사업 역량을 강화하고 있는 추세다. 지난해 말 패키지 제조와 연구 조직을 통합한 '테스트&시스템 패키지(TSP) 총괄' 조직을 새롭게 만들었고, 지난 6월에는 삼성전기의 패널레벨패키징(PLP) 사업을 인수하기도 했다. 자율주행과 인공지능 등 4차 산업혁명에서 반도체 제조 기술의 난이도가 높아지면서 패키지 사업의 기술력과 중요성도 점차 강조되고 있다. 이재용 삼성전자 부회장도 지난 8월 패키징 등 후공정을 담당하는 온양·천안 사업장을 방문해 사업현황을 점검하기도 했다.
삼성전자 DS부문 TSP총괄 백홍주 부사장은 "인공지능, 자율주행, HPC 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다"며 "기술의 한계를 극복한 혁신적인 '12단 3D-TSV 기술'로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다"고 했다.
gmin@fnnews.com 조지민 기자