"장비 한대 5천억"…더 높아진 벽, '천하제일 반도체대회'

ASML, 5000억원짜리 '하이 NA EUV' 실전 배치 발표
TSMC·삼성·인텔, AI칩 놓고 초미세 공정 전면전
장비 한 대 값만 웬만한 첨단 공장 수준
"너무 빨라도 늦어도 위험"…반도체판 투자 딜레마
기술 경쟁은 기본, 돈 넣고 돈 먹기 '미세공정 인플레이션'

[파이낸셜뉴스] 한 대에 5000억원. 비행기 한 대 값을 가볍게 넘어서는 차세대 반도체 장비가 실전 무대에 등판했다. 네덜란드 ASML이 초미세공정 극자외선(EUV) 장비의 출하를 전격 선언하면서다. 인공지능(AI) 반도체 수요 폭발 속에서 글로벌 반도체 거인들은 이제 칩 성능을 끌어올리기 위해 조 단위 자본을 태워야 하는 '미세공정 인플레이션' 시험대에 올라섰다.

우리가 매일 쓰는 스마트폰과 컴퓨터의 두뇌인 반도체는 초미세한 세상이다. 머리카락 굵기의 수만 분의 일에 불과한 아주 가는 선으로 회로를 그려 넣어야 성능이 좋아지고 전기도 적게 먹는다. 반도체 공장에서는 이 선을 그리기 위해 강력한 빛을 쏘아보내는 노광 장비라는 특수 기계를 쓴다. 전 세계에서 이 기계를 독점으로 가장 잘 만드는 회사가 바로 네덜란드의 ASML이다.

5천억짜리 거대 돋보기의 등장

"향후 수개월 내에 메모리와 로직 반도체 모두에서 하이 NA(High-NA) 시스템으로 노광된 첫 제품들을 보게 될 것이다. 기술이 비싸고 검증이 필요하지만, AI 붐이 이끄는 첨단 반도체 수요를 감당하려면 이 장비는 필수적이다."

최근 ASML의 최고경영자(CEO) 크리스토프 푸케가 벨기에에서 열린 콘퍼런스에서 깜짝 발표를 내놨다. 한 대당 무려 4000억~5000억원에 달하는 차세대 장비, '하이 NA EUV(극자외선)'로 만든 첫 번째 반도체 칩이 조만간 시장에 출하된다는 내용이다.

이 발표가 중요한 이유는 반도체 제조 기술이 2나노미터라는 거대한 벽에 부딪혔기 때문이다. 1나노미터는 10억분의 1미터로, 분자 크기만큼 아주 작다. 기존에 공장에서 쓰던 정밀 돋보기(로우 NA EUV 장비)는 선이 너무 얇아지다 보니 빛이 번져서 그림이 흐릿해지는 한계에 도달했다. ASML이 새로 내놓은 하이 NA 장비는 빛을 모으는 렌즈의 크기(개구율)를 0.33에서 0.55로 획기적으로 키운 제품이다. 쉽게 말해 성능이 훨씬 좋은 거대하고 선명한 돋보기를 만든 셈이다. 이 기계를 쓰면 빛이 번지지 않고 머리카락보다 훨씬 가는 선을 또렷하게 그려낼 수 있다. AI 연산 속도를 빛의 속도로 올릴 수 있는 2나노 이하 초미세 공정을 현실로 만드는 마스터키가 마침내 실전에 배치된 것이다.

물론 이번에 출하되는 첫 칩은 상업용 대량 양산 제품이라기보다는 기술 검증을 위한 초기 시제품이나 고객사 제출용 프로토타입 샘플일 것으로 업계는 보고 있다. 장비를 들여와 공정 마진을 맞추고 수율을 상업적 수준으로 안정화하는 데는 통상 수년의 기간이 소요되기 때문이다. 실제로 인텔을 비롯한 주요 프론티어 기업들의 하이 NA 기반 본격적인 대량 양산 타임라인은 2028년 위험 생산 단계를 거쳐 2029년 전후로 잡혀 있다. 그럼에도 연구실의 영역에 머물던 기술이 실전 검증 무대로 조기 등판했다는 사실만으로도 테크 진영에 던지는 충격파가 상당하다.

글로벌 3강 속 후속주자 인텔의 '올인' 전략

그동안 반도체 업계는 이 하이 NA 장비의 도입을 두고 치열한 눈치싸움을 벌여왔다. 기계 값이 대당 4억달러 수준이다 보니 아무리 부자 기업이라도 선뜻 지갑을 열기 어렵다.

세계 1위 반도체 파운드리(위탁생산) 업체인 대만의 TSMC는 그동안 계산기를 두드리며 버티는 전략을 썼다. 굳이 비싼 새 기계를 사지 않더라도 기존에 가지고 있던 장비로 선을 여러 번 겹쳐 그리는 '멀티 패터닝' 기술을 쓰면 비용을 아끼면서 비슷한 효과를 낼 수 있다는 논리였다. TSMC의 깐깐한 태도에 장비를 팔아야 하는 ASML도 속이 타들어 가던 참이었다.

하지만 과거 반도체 제국의 왕좌를 놓치고 자존심을 구겼던 미국 인텔이 이 판을 가장 먼저 치고 나갔다. 인텔은 ASML이 하이 NA 장비의 첫 모듈을 출하하자마자 초기 생산 물량을 가장 공격적으로 확보하며 선제적인 기술 내재화에 나섰다. 돈이 얼마가 들든 간에 이 차세대 돋보기를 가장 먼저 공장에 깔아서 업계 선두 TSMC와 2위 삼성전자를 단숨에 따라잡겠다는 승부수다.

다만 일각의 시선처럼 인텔이 시장의 모든 물량을 독점한 것은 아니다. TSMC와 삼성전자, SK하이닉스 역시 ASML과 장비 인도 계약을 완료하고 각사의 연구개발(R&D) 라인 및 파일럿 팹(시범 생산 공장) 구축을 위한 물밑 장비 확보 경쟁과 수율 테스트를 동시에 병행 중인 것으로 알려졌다.

이는 과거 10년 전, 7나노 공정 전환기에 벌어졌던 '1차 EUV 대전'의 데자뷔처럼 보인다. 당시 삼성전자는 기존 불화아르곤(ArF) 공정에 매달리던 TSMC와 달리 ASML의 1세대 EUV 장비를 과감하게 선제 도입하는 선택을 했다. 결과적으로 시스템 반도체에서는 TSMC가 미세 패턴을 여러번 찍어내는 방식으로 수율을 안정시키며 파운드리 주도권을 가져갔다. 그러나 삼성이 구축한 EUV 생태계는 이후 초미세 D램 양산의 핵심 무기가 됐다. 인텔의 하이 NA 초기 라인 확보 역시 과거 삼성의 EUV 선제 도입처럼 장비 생태계의 학습을 먼저 축적해 시장의 판도를 장기적으로 바꾸려는 전략적 포석으로 풀이된다.

1천억→5천억… EUV 장비값의 비밀

ASML의 장비 가격 역사를 들여다보면 그야말로 입이 떡 벌어진다. 2010년대 초반 개발 단계의 프로토타입 시절만 해도 약 400억~500억원 선이었던 몸값은 1세대 양산용 장비에 이르러 1000억~1500억원 수준으로 뛰었다. 이어 성능과 웨이퍼 처리 속도를 개선한 2세대, 3세대 로우 NA 장비들은 대당 2000억원에서 최고 3000억원에 이르는 청구서를 내밀었다. 그리고 마침내 등판한 4세대 격인 하이 NA 장비는 무려 4500억~5500억원이라는 공포스러운 가격표를 달고 나왔다. EUV 장비는 세대를 거듭할 때마다 가격이 수천억원씩 기하급수적으로 올랐다.

장비값이 이토록 무시무시하게 오르는 이유는 가장 완벽한 물리적 한계의 제어를 요구하기 때문이다. EUV는 공기나 일반 유리에 닿기만 해도 흡수돼 사라져 버리는 기괴한 성질을 가졌다. 이 때문에 장비 내부는 완벽한 진공 상태여야 하며 빛을 굴절시키는 일반 렌즈 대신 특수 거울로 빛을 반사해 표면에 유도해야 한다. 하이 NA 장비에 들어가는 독일 자이스(ZEISS)사의 거울은 원자 몇 개 수준의 오차도 허용하지 않는, 지구상에서 가장 매끄러운 거울이다. 만약 이 거울을 지구 크기만큼 키운다면 가장 높은 산의 높이가 단 몇 센티미터에 불과할 정도로 극단적인 정밀도를 자랑한다.

여기에 렌즈 크기(NA)를 0.55로 키우다 보니 거울 크기도 같이 비대해졌고, 빛의 반사각이 커져 그림이 찌그러지는 현상이 발생했다. ASML은 이를 해결하기 위해 가로와 세로의 확대 비율이 다른 '아나모픽(Anamorphic) 광학계'라는 신기술을 도입했다. 이 기술 탓에 화면 크기가 절반으로 줄어들자 웨이퍼를 찍어내는 속도가 반토막 날 위기에 처했다. ASML은 포기하는 대신 기계의 움직임 속도를 미친 듯이 올렸다. 하이 NA 장비 내부의 기판 지지대(스테이지)는 시속 100㎞까지 도달하는 데 단 0.09초밖에 걸리지 않는 32G(중력가속도의 32배)의 가속도로 질주한다. 우주선 발사 때 우주비행사가 받는 충격의 수 배에 달하는 가혹한 엔지니어링의 정수를 집약하다 보니 부품 단가와 개발비가 천문학적으로 치솟아 장비값 폭등으로 이어진 것이다.

TSMC의 독주, K반도체 자본력은 버틸 수 있나

현재 글로벌 파운드리 시장은 TSMC의 압도적인 독주 체제다. 글로벌 시장조사기관 트렌드포스가 발표한 2025년 4·4분기 기준 순수 파운드리 매출 점유율 집계를 보면, TSMC는 70.4%로 압도적인 1위를 수성하고 있는 반면, 2위인 삼성전자는 7.1%(시스템LSI 제외) 수준에 머물러 있다. 전반적인 AI 가속기 물량 폭증으로 인해 양사의 격차가 60%p 이상 벌어진 상태다. 파운드리 사업의 배후 인프라와 설계 자산(IP) 생태계 전체를 포괄하는 큰 개념으로 접근해도 TSMC의 영향력은 절대적이다.

인텔이 차세대 EUV 장비로 양산에 성공한다고 해도 미래는 불투명하다. 인텔의 18A(1.8나노) 및 차세대 공정의 수율 검증이 아직 미완료 상태인 데다 엔비디아나 AMD 등 대형 팹리스(설계회사)들이 오랜 기간 다져진 TSMC의 생태계를 떠나 인텔에 당장 대규모 물량을 맡길 가능성은 지극히 낮기 때문이다.

오히려 현재는 전체 AI 칩 수요 폭발로 인한 TSMC의 생산력 부족 현상이 심화됨에 따라 삼성전자의 3나노 및 2나노 게이트올어라운드(GAA) 공정이나 인텔의 신규 라인으로 물량이 자연스럽게 다변화·분산될 수 있다는 전망에 무게가 실린다. 파운드리 시장이 1강 독점에서 멀티 파운드리 체제로 전환될 때 삼성에게는 오히려 새로운 기회의 문이 열릴 수 있다는 낙관적 분석도 있다.

동시에 주목해야 할 곳은 메모리 전선이다. 비메모리 파운드리뿐 아니라 초고성능 메모리인 고대역폭메모리(HBM)와 차세대 D램 양산에도 EUV 장비는 핵심이다. 이미 삼성전자와 SK하이닉스는 올해 ASML이 출하할 로우 NA EUV 장비 60여대 중 3분의 2에 달하는 40여대를 선제적으로 매입하기 위해 약 20조원 규모의 자금을 쏟아부었다. SK하이닉스는 연내 하이 NA EUV 설비를 최초 도입해 한 자릿수 나노급 D램 R&D에 착수할 예정이다. 메모리 성능의 벽을 깨기 위해서도 미세공정 장비의 확보는 선택이 아닌 생존의 필수 조건이다.

미세공정 인플레이션의 덫

K반도체의 두 축인 삼성전자와 SK하이닉스는 조 단위 투자를 멈출 수 없는 '미세공정 인플레이션'의 덫 한 가운데에 있다. 과거에는 기술 개발만 성공하면 장비의 생산성이 비용을 상쇄했지만, 이제는 장비 단가가 너무 뛰어 기술적 성공이 곧바로 상업적 성공을 보장하지 않는다. 아무리 압도적인 성능의 기술이라도 제조 원가가 폭등하면 이른바 '승자의 저주'에 빠지기 쉽다. 너무 일찍 진입하면 천문학적인 장비 감가상각비와 고정비에 짓눌리고, 너무 늦으면 AI 칩 주도권을 완전히 빼앗긴다. 경영의 기술이 필요한 지점이다.

차세대 노광 공정 도입에 따른 신규 팹(공장) 설계 및 라인 구축 비용은 세대별로 평균 25~30%씩 상승하고 있다. 1개 생산라인 구축비는 2010년 전후 10조원 안팎에서 최근 첨단 팹 기준 30조원대, 선단 공정은 50조~60조원대까지 치솟았다. 이는 칩 하나당 손익분기점(BEP)을 달성하기 위한 누적 생산량 허들을 과거 성숙 공정 대비 대폭 밀어 올리는 주요 원인이다. 잘못된 투자를 한다면, 칩을 미세화해서 얻는 전력 효율 보너스보다 기계값과 라인 유지비로 지출되는 비용이 더 커질 위험도 있다. 엎진 데 덮친 격으로 최근 K반도체 진영 내부에서 격화되고 있는 노동조합 리스크와 성과급 갈등은 예측 불가능한 새로운 돌발 변수로 부상했다. 초미세 공정 장비 한 대를 더 들여오느냐 마느냐 하는 시점에 이 같은 소모적인 내홍은 신속한 투자 결단을 막는 병목 현상을 낳고 있다는 지적이다.

스마트폰이나 AI 서버에 들어가는 칩 가격이 불어나면 결국 그 부담은 전 세계 전방 산업과 소비자에게 돌아간다.

K반도체 진영은 무작정 장비 물량 경쟁에 휘말리기보다 내부 조직을 빠르게 추스르고 기존 장비의 효율을 극대화해 버텨야 한다. 동시에 차세대 장비를 언제 어느 타이밍에 몇 대나 들여와야 회사에 가장 이득이 될지 정교한 방정식도 풀어야 한다. '5000억원짜리 정밀 돋보기가 쏘아 올린 칩 전쟁'은 이제 연구실 밖을 나와 내부 결속력과 테크 거인들의 주머니 사정, 명운을 건 자본력 승부로 번지고 있다.

[e-mail] 김경민 기자