TSMC, 'PLP' 첨단 패키징 기술 높인다…삼성은 언제쯤?

"TSMC, PLP 기술 개발 본격화" 양산 앞선 삼성, 공정 적용 확대해야 "기술 안정화와 수율 확보 우선"

[서울=뉴시스]삼성전자의 FO-PLP 관련 이미지. (사진=삼성전자 반도체 홈페이지 제공) 2024.12.27. [e-mail] *재판매 및 DB 금지

[서울=뉴시스]이지용 기자 = 대만 반도체 기업인 TSMC가 차세대 첨단 반도체 패키징으로 불리는 '패널 레벨 패키징(PLP)' 기술 개발에 속도를 내고 있다.

TSMC는 인공지능(AI) 칩 사양에 맞춰 패키징 기술력을 끌어올렸는데, 이를 통해 엔비디아와 구글 등 AI 빅테크들의 수요는 더 커질 전망이다.

삼성전자는 TSMC에 앞서 이 기술을 상용화했지만 아직 주요 공정에 적용하지 않아 언제든 TSMC에 기술력이 따라잡힐 수 있다는 지적이다.

16일 업계에 따르면 TSMC는 최근 AI 칩에 맞춘 패널 레벨 패키징 기술 사양을 확정했다. 양산을 위한 작업이 본격적인 단계에 접어든 것이다.

TSMC는 내년까지 대만 타오위안시에 패널 레벨 패키징 미니 생산라인을 구축하고 오는 2027년 양산에 돌입할 계획이다.

닛케이아시아는 "이 기술은 전체 반도체 공급망에 영향을 미칠 것"이라며 "엔비디아와 구글의 AI 칩 제조 수요를 끌어모을 수 있다"고 전했다.

패널 레벨 패키징은 통상적으로 쓰던 원형 웨이퍼가 아닌 사각형 웨이퍼를 활용하는 기술로, 웨이퍼 사용 가능 면적이 3배 이상 넓어져 더 많은 반도체를 생산하고 비용을 줄일 수 있다. 특히 미세회로 구현이 유리해 고성능 패키징이 필요한 AI 칩 생산에 적합하다.

1나노 이하 초미세공정이 한계에 다다르면서 이 같은 첨단 패키징 기술이 향후 AI 칩의 성능을 가를 것으로 평가된다.

이에 따라 TSMC는 최근 이 기술에 대한 투자를 대폭 늘리고 있다.

엔비디아와 AMD의 AI 칩 제조 공정에 적용할 패널 레벨 패키징 기술을 평가 중이다. 또 대만의 패널 제조사 이노룩스로부터 인수한 공장에 패널 레벨 패키징 생산능력을 집중할 예정이다.

삼성전자는 지난 2019년 삼성전기로부터 사업을 인수해 패널 레벨 패키징 기술을 상용화하고 있다. 시기상 TSMC에 앞서 있다.

삼성전자는 갤럭시워치 등 웨어러블에 사용되는 칩인 '엑시노스 W920'에 패널 레벨 패키징을 활용했다. 또 구글의 스마트폰 픽셀 시리즈에 탑재되는 모바일 칩 '텐서 G4'에도 이 기술을 사용했던 것으로 전해진다.

하지만 여전히 모바일 칩, 전력관리 반도체 등 일부 공정에만 활용하는 상태인 만큼 기술 적용 범위를 AI 및 고성능컴퓨팅(HPC) 관련 제품군으로 넓혀야 한다는 목소리가 높다.

대대적인 기술 적용이 이뤄지지 않았고 기술 안정화 과정도 필요해, TSMC에 따라잡힐 수 있기 때문이다.

업계 관계자는 "삼성은 하루빨리 이 기술을 안정화하고 수율(양품비율)을 높여야 TSMC와 격차를 줄일 수 있다"고 전했다.

[타이베이=AP/뉴시스]대만 반도체 회사 TSMC 자료사진. 2023.01.04.

☞공감언론 뉴시스[e-mail] <저작권자ⓒ 공감언론 뉴시스통신사. 무단전재-재배포 금지.>