KAIST 최재혁 교수팀 ‘대한민국 반도체 설계대전’ 대통령상

(왼쪽부터) 조윤서 박사과정, 박선의 박사과정, 방주은 박사과정© 뉴스1

(대전=뉴스1) 심영석 기자 = KAIST 전기및전자공학부 최재혁 교수 연구실이 ‘제22회 대한민국 반도체 설계대전’에서 대통령상 수상자를 배출했다.

22일 KAIST에 따르면 ‘대한민국 반도체 설계대전’은 산업통상자원부와 한국반도체산업협회가 공동으로 주관하는 반도체 설계 전문 공모전이다.

대통령상 수상자는 최재혁 교수 연구실의 Δ박선의 박사과정 Δ조윤서 박사과정 Δ방주은 박사과정 학생이다.

이들은 6G 통신에서 통신을 방해하는 잡음을 획기적으로 낮추는 ‘초 저잡음 신호’를 생성할 수 있는 CMOS(상보형금속산화반도체) 공정 기반의 칩을 개발해 수상의 영예를 안았다.

6G 통신에서 요구하는 높은 데이터 전송 속도를 위해서는 100 기가헤르츠(GHz) 이상 주파수 대역의 사용이 필수적이다.

하지만, 이러한 높은 주파수 대역에서 반송파로 사용될 수 있는 정확한 기준 신호를 CMOS 공정을 이용해 만드는 것은 큰 난제였다.

이에 연구팀이 개발한 칩에서는 이러한 한계를 극복하고, CMOS 공정을 사용해 처음으로 100 기가헤르츠(GHz) 이상 대역에서 고차 변·복조 기술을 지원할 수 있는 초 저잡음 신호 생성 기술을 선보였다.

이 기술은 장차 상용화될 6G 통신 칩의 가격 경쟁력과 집적도를 높이는 데 기여할 것으로 기대된다.