KAIST, 박사과정들 반도체 설계대전서 '대통령상' 수상

기사내용 요약
최재혁 교수 집적회로 시스템 연구실 박사과정 3명
6G 통신을 위한 초 저잡음 신호 생성 칩 개발로 수상

[대전=뉴시스] 김양수 기자 = ·

[대전=뉴시스] 왼쪽부터 KAIST 전기및전자공학부 최재혁 교수와 조윤서·박선의·방주은 박사과정. *재판매 및 DB 금지

KAIST는 전기및전자공학부 최재혁 교수가 이끄는 '집적회로 시스템 연구실(Integrated Circuits and System Lab)' 박사과정생들이 제22회 대한민국 반도체 설계대전서 대통령상을 수상했다고 22일 밝혔다.

대한민국 반도체 설계대전은 산업통상자원부와 한국반도체산업협회가 공동으로 주관하는 반도체 설계 전문 공모전으로, 반도체 설계분야 대학(원)생들의 설계 능력을 높이고 창의적인 아이디어 발굴을 목표로 한다.

이번에 대통령상 수상자는 최재혁 교수 연구실의 박선의·조윤서·방주은 박사과정 학생들로 6G 통신에서 통신을 방해하는 잡음(noise)을 획기적으로 낮추는 '초 저잡음 신호'를 생성할 수 있는 CMOS(상보형금속산화반도체) 공정 기반의 칩을 개발해 대통령상에 받게 됐다.

일반적으로 통신 주파수 대역이 올라갈수록 넓은 통신 대역폭을 사용할 수 있어 데이터 전송 속도를 높일 수 있기 때문에 6G 통신에서 요구하는 높은 데이터 전송 속도를 위해서는 100기가헤르츠(㎓) 이상의 주파수 대역 사용이 필수적이다.

하지만 높은 주파수 대역에서 반송파로 사용될 수 있는 정확한 기준 신호를 CMOS 공정을 이용해 만드는 것은 큰 난제였다.

이번에 최재혁 교수실 학생들은 개발한 칩으로 CMOS 공정을 사용해 처음으로 100기가헤르츠 이상 대역에서 고차 변·복조 기술을 지원할 수 있는 초 저잡음 신호 생성 기술을 선보였다.

이 기술은 CMOS 공정 기반으로도 6G 통신에서 요구하는 초 저잡음 성능을 달성할 수 있는 가능성을 높여 상용화될 6G 통신 칩의 가격 경쟁력과 집적도를 높이는 데 기여할 것으로 기대된다.