SK하이닉스, D램 '마의 벽' 돌파할 차세대 기술은

차선용 CTO, 세계 권위 학술대회서 D램 로드맵 공개 신기술 '4F² VG' 플랫폼 도입 공식화…기술 혁신 비전 초고용량 D램, 고집적 제조 기술…기술 한계 돌파

[서울=뉴시스]10일 차선용 SK하이닉스 미래기술연구원장(CTO·부사장)은 8~12일 닷새간 일본 교토에서 열린 반도체 회로·공정 기술 분야 학술대회 'IEEE VLSI 심포지엄 2025'을 통해 차세대 D램 기술 로드맵을 공식 발표했다. 그는 앞으로 열릴 10나노 이하 D램 공정에 새로운 기술을 적용해 30년간 D램 기술 진화를 지속할 수 있는 기반을 구축하겠다는 계획을 밝혔다. (사진=SK하이닉스 제공) photo@newsis.com *재판매 및 DB 금지

[서울=뉴시스]이인준 기자 = SK하이닉스가 '마(魔)의 벽'으로 통하는 '10나노 이하' 초미세 D램 제조 한계를 돌파할 차세대 기술의 도입을 공식화했다.

10일 차선용 SK하이닉스 미래기술연구원장(CTO·부사장)은 8~12일 닷새간 일본 교토에서 열린 반도체 회로·공정 기술 분야 학술대회 'IEEE VLSI 심포지엄 2025'을 통해 차세대 D램 기술 로드맵을 공식 발표했다.

그는 행사 3일차인 이날 '지속가능한 미래를 위한 D램 기술의 혁신 주도(Driving Innovation in DRAM Technology: Towards a Sustainable Future)'를 주제로 한 기조연설에서 기술적 한계를 돌파하기 위한 미래 D램 기술인 '4F² VG' 플랫폼의 도입을 공식화했다.

SK하이닉스는 앞으로 열릴 10나노 이하 D램 공정에 새로운 기술을 적용해 30년간 D램 기술 진화를 지속할 수 있는 기반을 구축하겠다는 계획이다.

◆'경박단소' 한계 부딪힌 D램…어떻게 문제 풀까
D램은 데이터를 가장 빠르게 읽고 쓰기 위한 '휘발성 기억장치'다.

AI(인공지능) 시대를 맞아 대용량 데이터 연산의 중요성이 커지면서 D램의 중요성이 나날이 커지고 있다. AI 반도체 시대를 맞아, 메모리를 조연에서 주연으로 격상시킨 HBM(고대역폭메모리) 역시 D램의 일종이다.

반도체 기술은 한정된 면적 위에서 얼마나 더 많은 소자(트렌지스터)를 넣을 것인지가 모든 진화의 핵심지만, 최근에는 한계 상황에 봉착했다는 평가를 받는다.

특히 나노미터(㎚·10억분의 1m) 단위의 초미세 공정 시대가 열린 이후 차세대 공정 개발은 난관의 연속이다.

지난 2010년대 초반 도입된 신기술 6F²(6F스퀘어)은 10나노급 D램 시대를 성공적으로 열었지만, 앞으로 인공지능(인공지능) 시대 메모리 고성능화를 충족시키기 어려운 한계에 부딪혔다는 평가를 받는다.

무엇보다 AI 반도체의 핵심 부품인 D램의 경우 현 최신 공정은 회로 선폭 11~12나노급(10나노급 6세대·1c) 수준인데 10나노 이하의 진입을 앞두고 있다. 향후 2~3년 내에 지금과 같은 공정 기술로는 더 이상 작게 만들 수 없을 것이란 관측이 수년 전부터 제기되고 있는 상황이다.

◆AI 위한 초거대 두뇌…초고용량 D램 시대 열까
SK하이닉스가 기술 한계 돌파구로 제시한 기술은 고집적 기술인 '4F²(4F스퀘어)'와 'VG(수직 게이트)'다.

신기술 '4F²'을 이용하면 D램에서 데이터 저장 단위인 '셀(Cell)' 하나가 차지하는 면적이 '2F×3F''(F는 최소 선폭의 단위)에서 '2Fx2F'로 줄어든다. 같은 크기의 칩에 더 많은 셀을 넣어, 고용량 메모리를 만들 수 있게 되는 효과다.

SK하이닉스는 여기에 반도체 소자(트렌지스터)에서 전류의 흐름을 제어하는 '게이트'를 수직으로 세우는 'VG' 기술도 적용한다.

게이트는 일종의 '스위치'로, 전류를 켜고 닫아 '0과 1'이라는 디지털 신호를 전기신호로 바꾸는 핵심적인 역할을 한다.

이 기술을 사용하면 게이트를 수직으로 세워 기존 수평 구조에서 생기는 물리적 한계를 극복할 수 있다. 또 전류가 흐르는 경로가 더 짧아져 신호 전달이 더 빠르고 누설 전류도 줄일 수 있을 것이란 기대가 커진다.

특히 '4F² VG' 플랫폼'에 차세대 기술인 '웨이퍼 본딩' 기술을 접목할 경우, 회로부를 셀 영역 아래로 배치할 수 있어 셀 효율은 물론 전기적 특성까지 개선된다.

보다 적은 전력으로 반도체의 동작이 가능한 것이다. SK하이닉스는 행사 마지막 날인 오는 12일에 박주동 SK하이닉스 부사장(차세대D램 TF 담당)이 VG와 웨이퍼 본딩 기술을 적용해 D램의 전기적 특성을 D램의 전기적 특성을 확인한 최신 연구 결과도 공개할 예정이다.

◆D램 혁신이 곧 AI 혁신…원가 경쟁력 확보는 숙제
차 CTO는 차세대 D램 기술의 핵심 축인 '3D(3차원) D램'에 대해서도 자신감을 드러냈다.

이 기술은 기존 평면(2D) D램을 한 단계 진화시켜, 3차원 구조로 수직 적층하는 방식이다. 이미 낸드 플래시 메모리나 HBM(고대역폭메모리) 등은 메모리 '셀'을 아파트처럼 층층이 쌓아 집적도를 높이는 기술이 사용되고 있다.

D램의 경우 적층 수에 비례해 제조 비용이 증가할 수 있다는 점이 숙제다.

이 문제를 풀어야 상용화에 한 발짝 다가갈 수 있을 전망이다.

차 부사장은 핵심 소재와 D램 구성 요소 전반에 대한 기술 고도화를 추진해 기술 한계를 돌파하겠다는 포부를 밝혔다.