TSMC, 하이-NA EUV 2030년부터 양산 본격화 ..'초미세공정' 경쟁 가속화

TSMC '비용 대비 효용성 부족' 신중론에서 선회
삼성전자는 2028년 세계 최초 D램에 양산 제품 적용
SK하이닉스도 2028년 적용 목표

[파이낸셜뉴스] 인텔, 삼성전자에 이어 TSMC가 ASML의 차세대 노광장비 'High-NA EUV'를 오는 2030년부터 양산 라인에 본격 투입한다. 세계 최대 파운드리 기업 TSMC도 하이-NA EUV를 사용하기로 결정하면서 반도체 업계에 초미세공정 기술 경쟁이 가속화될 전망이다.

15일 CNBC, 연합보 등 외신에 따르면 TMSC는 오는 2030년부터 하이-NA EUV를 양산 라인에 적용한다고 공식화했다.

TSMC 로드맵에 따르면 2029년 양산 예정인 A12·A13 공정까지는 기존 Low-NA EUV를 사용할 예정이다. 이에 하이-NA EUV는 A10 혹은 A11(1나노·1.1나노급)에 적용될 것으로 예상된다.

하이-NA EUV는 극자외수를 이용해 반도체 회로를 웨이퍼에 새기는 설비로 한 번에 13.5㎚까지 얇은 선폭을 그릴 수 있다. 멀티패터닝을 하면 2㎚ 회로까지 가능하다. 기존 EUV는 멀티패터닝 4번으로 2㎚를 구현하지만 하이 NA EUV는 이론상 공정 수를 절반으로 줄일 수 있다. 차세대 노광장비 비용은 5000억원을 넘어서지만 공정 수를 절반으로 줄이고 대량생산에 성공하면 비용을 대폭 낮추면서 생산성을 높일 수 있다는 분석이다.

TSMC도 그동안 하이-NA EUV 도입에 "비용 대비 효용이 떨어진다"며 신중한 것으로 알려졌지만 이번 결정으로 초미세공정 기술 개발 경쟁에 뛰어들면서 글로벌 반도체 기업 간 기술 경쟁은 더 치열해질 전망이다.

삼성전자는 지난해 3월 국내 최초로 하이-NA EUV 장비를 반입한 데 이어 오는 2028년 세계 최초로 D램 양산 제품에 적용하기로 했다. 실제 양산 제품을 통해 공정 조건, 수율, 생산성을 선제적으로 검증함으로써 차세대 D램 미세화 경쟁에서 확실한 우위를 점하겠다는 전략이다. SK하이닉스도 2028년 D램 제품에 하이-NA EUV를 적용할 계획이다.

인텔은 지난 2023년 하이-NA EUV를 가장 먼저 도입했다. 인텔은 당초 1.8나노급 '인텔 18A' 공정에는 기존 장비를 유지하고 후속 공정에 하이-NA EUV를 본격 활용할 계획이었다.

하지만 ASML이 지난 7월 인텔 파운드리가 하이-NA EUV를 인텔 18A 공정에 적용해 제품을 양산 중이라고 밝히면서 하이-NA EUV가 연구개발 단계를 넘어 실제 양산 환경에서 활용 가능한 기술이라는 평가가 나왔다. 업계 관계자는 "기술이 발전하면서 공정 노드가 미세화되고 EUV 장비가 중요해졌다"면서 "EUV 장비가 패터닝을 얼마나 하는 지가 미세화공정의 핵심으로 차세대 EUV 장비 도입은 필수적"이라고 말했다. [email protected] 박소현 기자